Biostar G41D3 - SET UP Manual de usuario Pagina 22

  • Descarga
  • Añadir a mis manuales
  • Imprimir
  • Pagina
    / 26
  • Tabla de contenidos
  • MARCADORES
  • Valorado. / 5. Basado en revisión del cliente
Vista de pagina 21
strobe - COLUMNAS). Escoger el valor más bajo posible, pero si se producen errores frecuentes, ir
aumentando el valor poco a poco
RAS# Precharge
Time
El tiempo de precarga es el número de ciclos que necesita RAS para acumular su carga antes del refresco
de memoria RAM. Si se establece tiempo insuficiente, el refresco puede ser incompleto y se pueden
perder datos.
RAS# to CAS#
Address Delay
Este apartado permite insertar un ciclo de retraso desde el momento en que se asigna RAS# hasta que se
asigna CAS#.
RAS# to CAS#
Delay
Este apartado permite insertar un ciclo de retraso entre las señales STROBE de CAS y RAS cuando se
escribe, lee o refresca la memoria RAM. DISABLED aumenta las prestaciones; ENABLED proporciona
mayor estabilidad.
Read CAS# Pulse
Width
El diseñador del equipo debe establecer el número de ciclos del procesador que necesita la señal CAS
durante una operación de lectura de memoria.
Read-Around-Write
Característica de optimización de memoria: si una lectura de memoria es dirigida a una localización cuya
última escritura está en un buffer antes de ser escrita a memoria, la lectura se hace con el contenido del
buffer, y no se envía a memoria RAM.
Reduce DRAM
Leadoff Cycle
Seleccionando ENABLED se optimizan la velocidad de memoria RAM acortando el tiempo requerido
antes de las operaciones de lectura o escritura de memoria. La memoria RAM instalada debe soportar un
ciclo reducido.
Refresh Cycle Time
(ns)
Selecciona el el periodo de tiempo en nanosegundos para refrescar la memoria, de acurdo con las
especificaciones de la memoria instalada.
Refresh RAS#
Assertion
Selecciona el número de ciclos de reloj que se asignan a RAS# para los ciclos de refresco. A menor
número mejores prestaciones.
Reload Global
Timer Events
Cuando esENABLED, cualquier operación de los dispositivos listados reinicia el temporizador para el
modo STANDBY.
Report No FDD For
WIN 95
Al seleccionar YES se libera la IRQ6 cuando el equipo no tiene disquetera (o no se quiere utilizar).
Además, debemos deshabilitar la ONBOARD FDC CONTROLLER en el apartado de INTEGRATED
PHERIPHERALS de la BIOS
Reset Configuration
Data
Normalmente este valor esDISABLED. Se selecciona ENABLED para reiniciar los datos de
configuración al salir de la configuración de la BIOS después de haber instalado un dispositivo o haber
cambiado valores debido a un fallo en el encendido del equipo.
Resources
Controlled By
La BIOS de tipo PLUG AND PLAY configura automáticamente los dispositivos que cumplen el estándar
PLUG AND PLAY. Si se selecciona AUTO, desaparecen los campos de IRQ y DMA, porque la BIOS los
asigna automáticamente.
Resume by Ring
Una llamada al modem anula el modo de ahorro de energía.
RTC Alarm resume
Permite establecer la fecha y la hora para que el equipo despierte del modo suspendido
S
SS
S
SDRAM Bank
Interleave
Si el equipo tiene 16MB de RAM dejar DISABLED y escoger 2 Bank o 4-Bank si tiene 64MB o más
SDRAM (CAS
Lat/RAS-to-CAS)
Se puede escoger una combinación de latencia CAS y retardo RAS-to-CAS en ciclos de 2/2 y 3/3. El
fabricante de la placa base debe establecer los valores dependiendo de la memoria RAM instalada. No
cambiar los valores a menos que se cambie la memoria por una con distintas especificaciones o se cambie
el procesador. En general, un valor menor aumenta las prestaciones.
SDRAM CAS
Latency
Cuando se instala memoria RAM síncrona (SDRAM), el número de ciclos de reloj de la latencia CAS
depende de la velocidad de la memoria RAM. En general, un valor menor aumenta las prestaciones.
SDRAM CAS
Latency Time
Cuando se instala memoria RAM síncrona (SDRAM), el número de ciclos de reloj de la latencia CAS
depende de la velocidad de la memoria RAM. En general, un valor menor aumenta las prestaciones.
SDRAM Cycle
Length
Establece los tiempos de latencia de CAS.
SDRAM RAS
Precharge Control
Si está ENABLED todos los ciclos de reloj refrescan todos los bancos de memoria.
SDRAM RAS
Precharge Time
Si se establece tiempo insuficiente para que RAS acumule su carga antes del refresco de memoria RAM,
el refresco puede ser incompleto y se pueden perder datos. FAST aumenta las prestaciones; SLOW
proporciona mayor estabilidad. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria
SDRAM.
SDRAM RAS to
CAS Delay
Este apartado permite insertar un ciclo de retraso entre las señales STROBE de CAS y RAS cuando se
escribe, lee o refresca la memoria RAM. FAST aumenta las prestaciones; SLOW proporciona mayor
estabilidad. Este apartado sólo tiene valor cuando el sistema tiene instalada memoria SDRAM
SDRAM
Speculative Read
El chipset puede especular sobre la dirección de lectura de memoria RAM, reduciendo así los tiempos de
latencia de lectura. El procesador inicia una petición de lectura que contiene la dirección de memoria de
Vista de pagina 21
1 2 ... 17 18 19 20 21 22 23 24 25 26

Comentarios a estos manuales

Sin comentarios