DMA Clock
Este apartado permite establecer la velocidad del DMA (acceso directo a memoria) a una velocidad
igual o mitad de la velocidad de la señal del reloj de sistema (SYSCLK). Establecer una velocidad
muy alta puede ser demasiado rápido para algunos componentes.
Cuando los recursos se controlan manualmente, asignar a cada uno de los canales DMA del sistema
uno de los siguientes tipos
Legacy ISA:
Dispositivos que cumplen la especificación original de bus AT, que requieren
un canal DMA específico.
DMA n Assigned to
PCI/ISA PnP:
Dispositivos que cumplen el estándar PLUG AND PLAY, tanto diseñados
para la arquitectura de bus ISA como para el bus PCI.
Doze Mode
Después del tiempo de inactividad seleccionado, el reloj del procesador va más lento aunque el resto
de los componentes todavía operan a toda velocidad.
Doze Speed (div by)
Escoge un divisor para reducir la velocidad del procesador a una fracción de su velocidad normal
durante el modo DOZE.
Doze Timer
Selecciona el periodo de tiempo para que el reloj del procesador vaya más lento aunque el resto de
los componentes todavía operen a toda velocidad
Doze Timer Select
Selecciona el periodo de inactividad del sistema tras el cual el sistema entra en modo DOZE.
DRAM Auto
Configuration
Cuando está ENABLED, los valores de velocidad (timings) de memoria se escogen de acuerdo con
los valores preestablecidos por el fabricante según el tipo de memoria. Cuando está DISABLED,
podemos establecer los valores manualmente en los campos que aparecen debajo.
DRAM Data Integrity
Mode
Selecciona el modo de correción (paridad- PARITY, o código de corrección de errores - ECC) de
acuerdo con el tipo de memoria RAM instalada.
* DRAM ECC/PARITY
Select
* Memory Parity/ECC
Check
Establecer esta opción de acuerdo con el tipo de memoria RAM instalada en el equipo: PARIDAD o
ECC. En modo AUTO la BIOS habilita el chequeo automático si existe memoria con paridad o de
tipo ECC (error correcting code).
DRAM Enhanced Paging
Cuando está ENABLED, una página de memoria RAM permanece abierta hasta que se produce un
fallo de página o de fila. Cuando está DISABLED, el chipset usa información adicional para
mantener la página abierta.
DRAM Fast Leadoff
Seleccionar ENABLED para acortar los ciclos de salida de datos y optimizar las prestaciones.
DRAM Last Write to
CAS#
Seleccionar el número de ciclos transcurridos entre la última señal de datos y la asignación de CAS#.
Este periodo es el tiempo establecido para la señal CAS.
DRAM Leadoff Timing
Seleccionar la combinación de ciclos del procesador que requiere el tipo de memoria instalada en el
ordenador antes de cada lectura o escritura en memoria. A menor número mayor velocidad, pero
aumentar el valor si se producen frecuentes errores de memoria.
DRAM Page Idle Timer
Selecciona la cantidad de tiempo en ciclos de reloj que la controladora de memoria espera para
cerrar una página de memoria después de que el procesador está inactivo.
DRAM Page Open Policy
Cuando está DISABLED, el registro de página abierta se limpia y se cierra la página
correspondiente de memoria. Cuando está ENABLED, la página permanece abierta, incluso cuando
no hay peticiones.
DRAM Posted Write
Ver a continuación DRAM Posted Write Buffer.
DRAM Posted Write
Buffer
El chipset mantiene su propio buffer interno para las escrituras de memoria. Cuando el buffer está
ENABLED, los ciclos de escritura del procesador a memoria RAM se envían al buffer, de modo que
el procesador puede empezar un nuevo ciclo antes de que la memoria finalice el ciclo anterior.
(53 paginas)
(87 paginas)
Manymanuals.com
Manymanuals.de
Manymanuals.fr
Manymanuals.it
Manymanuals.pl
Manymanuals.cz
Manymanuals.es
Manymanuals-pt.com
Comentarios a estos manuales