
* PCI IDE
Controller
* Onboard IDE
First/Second
Channel
* On-Chip IDE
First/Second
Channel
El chipset tiene integrado un interfaz IDE que soporta dos canales IDE. Seleccionar ENABLED para
activar el primero y/o el segundo canal IDE. Seleccionar DISABLED para desactivar un canal, en caso de
instalar una controladora IDE en tarjeta de canal primario y/o secundario
Onboard Parallel
Port
Seleccionar una dirección lógica de memoria y una interrupción (IRQ) para el puerto LPT (paralelo).
Onboard PCI SCSI
Chip
Seleccionar ENABLED si la placa base tiene una controladora SCSI integrada y va a utilizarse.
Onboard Serial
Ports (1/2, A/B)
Seleccionar un nombre, una dirección de memoria y la IRQ correspondiente para el primer y el segundo
puerto COM (puerto serie)
Onboard UART 1/2
Ver Onboard Serial Ports
Onboard UART 1/2
Mode
Ver UART 2 Mode. Los modos se aplican al puerto seleccionado
On-Chip Local Bus
IDE
El chipset tiene integrado un interfaz IDE avanzado (de bus local) con dos canales IDE. Ya que cada canal
soporta dos dispositivos IDE (disco duro, CD-Rom, Backup, etc.), el sistema soporta un total de cuatro
dispositivos IDE. Si su sistema tiene dispositivos IDE, la opción debe ser ENABLED. Si se instala una
tarjeta controladora IDE, unos o ambos canales deben estar DISABLED
OS Select for
DRAM>64MB
Seleccionar OS2 solamente si el sistema operativo instalado en el ordenador es OS/2 y el equipo tiene más
de 64 MB de memoria RAM.
P
PP
P
Page Hit Control
Esta función se utiliza para comprobar la controladora.
Page Mode Read
WS
Selecciona la combinación correcta de ciclos de reloj según las especificaciones de la placa base y las
especificaciones de la memoria RAM de tipo FPM (Fast Page Mode)
Parallel Port EPP
Type
Seleccionar tipo 1.7 o 1.9 para el puerto EPP, de acuerdo con el periférico conectado al puerto paralelo
Parallel Port Mode
Selecciona un modo de funcionamiento para el puerto paralelo de la placa base. Seleccionar NORMAL,
COMPATIBLE o SPP a menos que se esté seguro que tanto el software como el hardware soportan uno
de los otros modos posibles.
Passive Release
Cuando está ENABLED, los accesos del procesador al bus PCI se pueden realizar durante el PASSIVE
RELEASE. Si no, el arbitro sólo acepta otro acceso del bus PCI a memoria RAM. ENABLED mejora las
prestaciones.
PCI 2.1
Compliance
Seleccionar ENABLED para soportar compatibilidad con la especificación PCI 2.1
PCI Arbitration
Mode
El método por el cual el bus PCI determina qué dispositivo gana el acceso al bus. Normalmente el acceso
se da al que primero llega. Cuando se rota la prioridad, cuando un dispositivo accede al bus se le asigna la
menor prioridad y los demás dispositivos avanzan en la lista de prioridad.
PCI burst
Read/Write WS
Seleccionar el número de ciclos de reloj asignados para una lectura/escritura en ráfagas de un PCI master
PCI Burst Write
Combine
Cuando esta opción está ENABLED, el chipset envía largas ráfagas de datos desde los buffers.
PCI CLK
El fabricante de la placa base decide si el reloj PCI está sincronizado con el reloj del procesador o es
asíncrono.
PCI Delayed
Transaction
El chipset tiene un buffer de escritura de 32 bits para soportar ciclos retardados de transacciones.
Seleccionar ENABLED para que esté de acuerdo con la versión 2.1 del bus PCI. ENABLED mejora las
prestaciones del equipo
PCI Dynamic
Bursting
Cuando está ENABLED cada transacción de escritura va al buffer de escritura y si los datos lo permiten se
envían a ráfagas al bus PCI, acelerando el equipo al reducir el número de accesos al bus PCI y enviando
más datos en cada paquete de cada vez.
PCI Fast Back to
Back Wr
Cuando está ENABLED, el bus PCI interpreta los ciclos de lectura del procesador como el protocolo PCI
de ráfagas, de este modo los ciclos secuenciales de lectura de memoria del procesador BACK-TO-BACK
dirigidos al bus PCI se traducen a ciclos de lectura de memoria en ráfagas al bus PCI.
Comentarios a estos manuales