Biostar G41D3 - SET UP Manual de usuario Pagina 20
- Pagina / 26
- Tabla de contenidos
- MARCADORES
Valorado. / 5. Basado en revisión del cliente
PCI IDE IRQ Map
to
Este apartado permite seleccionar la IRQ para la controladora IDE PCI o ISA. Si el equipo no tiene
controladoras integradas en placa base, debe seleccionarse la IRQ adecuada a la tarjeta instalada. Las IRQ
estándar para los canales IDE son IRQ14 para el canal primario y IRQ15 para el canal secundario.
PCI IRQ Activated
by
Dejar el activador de la IRQ en LEVEL a menos que el dispositivo PCI asignado a la IRQ especifique
interrupción activada por EDGE.
PCI Master 0 WS
Write
Cuando está ENABLED, las escrituras al bus PCI se ejecutan sin estados de espera.
PCI Mem Line
Read
Cuando está ENABLED, los comandos PCI de línea de lectura de memoria buscan líneas completas de
cache. Cuando está DISABLED, un comando PCI de línea de lectura de memoria da lecturas parciales en
el bus del procesador.
PCI Mem Line
Read Prefetch
Cuando está ENABLED, los comandos PCI de memoria buscan líneas completas de caché junto con la
búsqueda adelantada de tres líneas adicionales de cache. La búsqueda por adelantado no cruza los límites
de dirección de 4KB. Cuando está DISABLED, no se realiza la búsqueda por adelantado. Este valor no
tiene sentido si el valor PCI MEM LINE READ está DISABLED. ENABLED mejora las prestaciones del
equipo.
PCI Posted Write
Buffer
Se puede habilitar o deshabilitar la habilidad del chipset para usar un buffer para las escrituras enviadas
iniciadas en el bus PCI.
PCI Preempt Timer
Establece la duración en ciclos de reloj antes de que un comando PCI de por finalizado el anterior cuando
hay una petición pendiente.
PCI Pre-Snoop
Pre-snooping es una técnica por la cual un comando PCI puede continuar enviando una ráfaga de datos
hasta el límite de página de 4K, en vez de hasta un límite de línea de memoria.
PCI Read Burst WS
Selecciona el número de ciclos de reloj para una lectura en ráfaga. Ni muchos ni pocos, todo depende si
trabajamos con bloques grandes de datos o múltiples datos de pequeño tamaño respectivamente.
PCI Timeout
Cuando está DISABLED, los ciclos PCI se desconectan si el primer acceso a datos no se completa en 16
ciclos del reloj PCI. Cuando está ENABLED, los ciclos PCI permanecen conectados aunque no se
complete el acceso de datos antes de 16 ciclos del reloj PCI.
PCI to DRAM
Buffer
El sistema soporta escrituras almacenadas en buffer del bus PCI a la memoria RAM para aumentar la
velocidad.
PCI to L2 Write
Buffer
El chipset mantiene su propio buffer interno para las escrituras del bus PCI a la memoria caché externa.
Cuando el buffer está ENABLED, los ciclos de escritura del bus PCI a la cache externa pasan al buffer, de
modo que cada dispositivo puede completar sus ciclos sin esperar al siguiente
PCI/VGA Palette
Snoop
Dejar este parámetro DISABLED. Solamente ha de estar ENABLED si una tarjeta ISA instalada en el
sistema lo requiere, para sincronizar la tarjeta descompresora MPEG con la tarjeta gráfica o si se usa un
convertidor VGA/TV.
PCI-To-CPU Write
Posting
Cuando este valor está ENABLED, las escrituras del bus PCI al procesador pasan por el buffer, de modo
que el bus PCI puede continuar escribiendo mientras el procesador está ocupado con otro proceso. Cuando
está DISABLED, las escrituras no pasan por el buffer y el bus PCI debe esperar hasta que el procesador
esté libre antes de comenzar otro ciclo de escritura. ENABLED mejora las prestaciones del equipo.
PCI-To-DRAM
Pipeline
Es un rasgo de optimización de la memoria RAM: si está ENABLED, se habilita la escritura continua del
bus PCI a memoria RAM. Los buffer del chipset almacenan los datos escritos del bus PCI a la memoria.
Cuando está DISABLED, las escrituras del bus PCI a la memoria RAM se limitan a una sola transferencia
por cada ciclo de escritura
PCI Write Burst
ENABLED permite que varias escrituras sucesivas al bus PCI se hagan en modo ráfaga de una sola vez.
PCI Write Burst
WS
Establece el número de ciclos de reloj que puede durar una escritura en ráfaga.
Peer Concurrency
PEER CONCURRENCY significa que más de un dispositivo PCI puede estar activo a la vez.
ENABLED acelera la velocidad del bus PCI, aumentando las prestaciones del equipo.
Pipeline
Seleccionar ENABLED para habilitar la función de lectura y escritura continua de la caché cuando la
memoria caché de segundo nivel del sistema es de tipo continuo síncrono (pipelined synchronous cache)
Pipeline Cache
Timing
Para una caché secundaria de un sólo banco, seleccionar FASTER. Si es de dos bancos, seleccionar
FASTEST.
Pipelined Function
Cuando está ENABLED, la controladora pide al procesador una nueva dirección de memoria antes que
todas las transferencias de datos de los ciclos actuales estén completados, dando lugar a un aumento de
prestaciones.
PM Control by
APM
Si se instala en el equipo el sistema avanzado de ahorro de energía (APM), seleccionar YES mejora el
ahorro.
PM Events
Se puede desactivar la monitorización de algunos dispositivos y algunas IRQ para que no anulen el modo
de ahorro de energía. El dispositivo desactivador por defecto es el uso del teclado. Cuando está ON (o se
nombre el dispositivo, LPT o COM) la actividad de uno de los dispositivos de la lista anula el modo de
ahorro de energía.
Relacionado con productos y manuales para Barebones Pc / Estación De Trabajo Biostar G41D3 - SET UP
(53 paginas)
(87 paginas)© 2020, manymanuals.es. Todos los derechos reservados | 0.076 s |
Manymanuals.com
Manymanuals.de
Manymanuals.fr
Manymanuals.it
Manymanuals.pl
Manymanuals.cz
Manymanuals.es
Manymanuals-pt.com
Comentarios a estos manuales